Nieprzewidywalny przetwornik ADC

Pytanie:

Na początku przetestowałem jeden z waszych ADC, ale zacząłem dostawać dziwaczne wyniki FFT. Co się dzieje?

Odpowiedź:

Niedawno otrzymałem takie pytanie i udało mi się dość szybko znaleźć odpowiedź. Problemy projektanta widać na wynikach FFT widocznych poniżej:

Rys. 1. Poprawne i nieprawidłowe wyniki FFT otrzymane dla przetwornika analogowo-cyfrowego AD9684. Częstotliwość próbkowania to 500 milionów próbek na sekundę (Msps), częstotliwość sygnału – 170,3 MHz, amplituda wejściowa -1 dBFS

Użytkownik zgłosił nie tylko problem z bezsensownymi wynikami FFT, ale również brak ich spójności. To zachowanie potwierdziło moje początkowe przypuszczenia na temat źródła problemu: zegar wejściowy był wyłączony lub w ogóle niepodłączony, zatem zegar taktujący wejście przetwornika oscylował samoistnie. To może się zdarzyć również, jeśli przewód doprowadzający zegar jest uszkodzony lub na ścieżce sygnałowej występuje wadliwy element. Nietrudno było znaleźć rozwiązanie, ponieważ widziałem podobne sytuacje wiele razy. Rys. 2. przedstawia inne wyniki FFT, które można zaobserwować w takich warunkach:

Rys. 2. Przykładowe wyniki FFT – oscylacje niestabilnego zegara

Praktycznie we wszystkich zastosowaniach zegar próbkujący powinien mieć stałą częstotliwość. Jakakolwiek zmiana pod wpływem szumu fazowego czy termicznego, niestabilność częstotliwości lub zmienne składowe widma sprawią, że oczekiwana zależność między zegarem próbkującym a analogowym sygnałem wejściowym zniknie podczas obserwacji w domenie częstotliwości. Nota aplikacyjna AN-756 opisuje przykładowe sytuacje, w których niewielki szum fazowy lub modulacja zegara mogą zniekształcić sygnał wejściowy podczas próbkowania.

Jaka była przyczyna w tym przypadku? Wejścia zegara próbkującego w przetwornikach ADC dużej szybkości są zazwyczaj wejściami różnicowymi, które widzą tę samą składową wspólną, a odbiornik ma bardzo duże wzmocnienie. Zatem bez przyłożonego sygnału różnicowego na wejściach znajduje się ta sama składowa stała. Każdy szum, który zawiera składową inną niż składowa sumacyjna, może wywołać oscylacje w zegarze odbiornika. W takiej sytuacji oscylacje nie będą występować na jednej częstotliwości (gdyby tak się działo, byłaby to przydatna funkcja). Zamiast tego częstotliwość będzie zmieniać się w sposób losowy, a moc wejściowa zostanie rozproszona w całym paśmie Nyquista.

W większości przypadków łatwo rozpoznać ten błąd i przywrócić żądaną częstotliwość zegara, aby kontynuować testy. Ale by upewnić się, że na tym właśnie polega problem, należy obserwować wyjście zegara danych ADC – DCO (nie ma to zastosowania w przypadku wyjść w standardzie JESD204B). Zazwyczaj  sygnał ten stanowi opóźnioną kopię zegara próbkującego ADC lub jego podzielony zegar w przypadku wykorzystania cyfrowych funkcji decymacji. Poniżej znajdują się wyjścia zegara odpowiadające dobremu i nieprawidłowemu przykładowi FFT z rys. 1:

 

Rys. 3. Wyjścia zegara danych ADC odpowiadające dwóm przypadkom FFT z rys. 1

Jak widać, okres zmienia się zgodnie z oczekiwaniami. Rozumiem, dlaczego nie jest łatwo to zauważyć w pierwszej chwili. Na pierwszy rzut oka wygląda na to, że system testowy działa, ale wyniki są zaskakujące. Czy ADC uległ uszkodzeniu? Czy dane są niepoprawnie rejestrowane? Nie, po prostu brakuje źródła sygnału.

O autorze

David Buchanan
David Buchanan otrzymał dyplom inżyniera w roku 1987 na University of Virginia. Zatrudniony był na stanowiskach marketingowych oraz jako inżynier aplikacyjny w Analog Devices, Adaptecu i STMicroelectronics. Zdobył doµwiadczenie w zakresie wysokowydajnych analogowych produktów półprzewodnikowych rozmaitych rodzajów. Aktualnie pracuje w Analog Devices jako starszy inżynier aplikacyjny w dziale High Speed Converters w Greensboro w Północnej Karolinie.