Seminarium „Symulacja, weryfikacja oraz synteza układów FPGA”

Mentor Graphics razem z firmą Gamma Sp. z o.o., autoryzowanym partnerem w Polsce, zorganizuje bezpłatne seminarium poświęcone narzędziom do symulacji, weryfikacji oraz syntezy układów FPGA.

Głównym celem, jaki wyznaczył sobie organizator, jest zapoznanie uczestników z podstawowym dla każdego projektanta oprogramowaniem do symulacji i weryfikacji – ModelSim oraz QuestaCore. Możliwości pakietu QuestaCore są nieporównywalnie większe niż ModelSim i w pierwszej części seminarium zostaną one pokazane i porównane. W dalszej części zaprezentowana zostanie jedna z podstawowych i najczęściej wykorzystywanych metod automatyzacji procesu weryfikacji, jaką są asercje (assertions). Ten ważny mechanizm zilustrowany zostanie praktycznie na przykładach w drugiej części seminarium.

Metoda przeprowadzenia ćwiczeń praktycznych, sposób pozyskania oprogramowania, jego instalacji oraz treść ćwiczeń będą dostarczone zarejestrowanym uczestnikom na tydzień przed terminem seminarium. Pozostałe zagadnienia, które organizator zamierza przybliżyć uczestnikom to zarządzanie projektem, sposoby zapisu i edycji kodu źródłowego, schematów oraz grafów z wykorzystaniem pakietu HDL Designer jak również tworzenie i zarządzanie dokumentacją. Proces syntezy będzie zaprezentowany przy wykorzystaniu pakietu Precision.

Planowana agenda seminarium prezentuje się następująco:

• porównanie możliwości ModelSim oraz QuestaCore,
• wstęp do wykorzystania asercji,
• zarządzanie projektem, różne formy edycji oraz dokumentacja,
• synteza,
• praktyczne ćwiczenia ilustrujące podstawowe funkcje oprogramowania prezentowane we wcześniejszych punktach seminarium.

Termin i miejsce seminarium

3.10.2013 r. – Golden Floor Plaza, 15 piętro – Aleje Jerozolimskie 123A, Warszawa

Formularz rejestracji dostępny jest tutaj. Każdy uczestnik otrzyma potwierdzenie rejestracji, a na tydzień przed terminem instrukcję udziału w warsztatach praktycznych.