Płytka przeszła E-test. Co może ujawnić dopiero reflow?

HDI, via-in-pad i mikroprzelotki pod BGA — gdzie kończy się kontrola ciągłości, a zaczyna kwalifikacja niezawodności.

Płytka HDI może przejść test elektryczny u producenta, a podczas pierwszego lub kolejnych przejść przez piec ujawnić przerwę w łańcuchu mikroprzelotek. Po ostygnięciu połączenie bywa ponownie mierzalne. Brzmi to jak błąd kontroli. Nie musi nim być: kontrola mogła prawidłowo odpowiedzieć na pytanie, które jej zadano.

E-test potwierdza ciągłość i izolację w określonych warunkach pomiaru. Nie dowodzi, że interfejs pomiędzy mikroprzelotką a padem docelowym zachowa ciągłość po obciążeniu cieplnym. IPC opisywało przypadki, w których problemy z mikroprzelotkami (microvia) ujawniały się dopiero po reflow, podczas testów środowiskowych albo w eksploatacji — mimo wcześniejszego odbioru gołej płytki. [1]

W poprzednim artykule pokazaliśmy, że montaż specjalny zaczyna się przed linią SMT. W przypadku HDI trzeba cofnąć się jeszcze o krok: do sposobu wyprowadzenia sygnałów spod BGA, konstrukcji stack-upu i kryteriów odbioru ustalonych przed wysłaniem dokumentacji do produkcji. [11]

Dwa poprawne wyniki, dwa różne pytania

Pojęcie „test elektryczny” brzmi szeroko, lecz w odniesieniu do nieobsadzonej PCB ma konkretny cel: sprawdzić, czy wymagane sieci są ciągłe i czy sieci, które mają być odseparowane, pozostają odseparowane. To warunek konieczny. Nie jest jednak testem trwałości połączenia. [12]

E-test nie jest testem trwałości. I nigdy nie miał nim być

Słaby interfejs metalizacji może przewodzić przy temperaturze pokojowej, a tracić ciągłość, gdy rozszerzalność laminatu w osi Z obciąża konstrukcję. Jeśli pomiar zostanie wykonany wyłącznie przed cyklem i po ostygnięciu, chwilowa przerwa może pozostać niewidoczna. Dlatego istotne jest nie tylko „czy kupon przeszedł test”, ale także kiedy i w jaki sposób monitorowano jego rezystancję.

---

SEDNO: Najpierw definiujemy mechanizm ryzyka, potem dobieramy dowód jakości. Odwrotna kolejność prowadzi do raportów, które są poprawne, ale nie odpowiadają na najważniejsze pytanie projektu.

---

Pod BGA geometria kończy dyskusję

Dopóki raster obudowy i dostępna liczba warstw pozwalają wyprowadzić sygnały klasycznym dog-bone, nie ma powodu automatycznie sięgać po najbardziej złożoną strukturę. Zmniejszenie rastra BGA, wzrost liczby wyprowadzeń i ograniczenie powierzchni płytki szybko jednak odbierają tę swobodę. Wtedy mikroprzelotka obok pada albo via-in-pad przestają być stylistycznym wyborem layoutu i stają się elementem technologii produktu.

W praktyce zespół R&D powinien w tym miejscu porównać trzy koszty: dodatkowych warstw i powierzchni płytki, bardziej zaawansowanej technologii HDI oraz kwalifikacji wymaganej przez zastosowanie. Najtańsza opcja w CAD nie zawsze pozostaje najtańsza po doliczeniu kolejnych cykli laminacji, wypełniania, planarizacji, kontroli i ryzyka uzysku.

„Via-in-pad” nie jest kompletną specyfikacją

Opis „VIP” w notatce produkcyjnej nie mówi jeszcze, co ma zostać wykonane. Trzeba rozróżnić rodzaj przelotki, warstwy, które łączy, materiał wypełnienia, wymaganie planarności i obecność warstwy miedzi zamykającej powierzchnię. W przypadku pól lutowniczych BGA powierzchnia musi współpracować z drukiem pasty i zwilżaniem podczas reflow; otwarta via może sprzyjać odpływowi lutowia do otworu i zmieniać objętość połączenia.

Jest jeszcze jedna pułapka językowa: nie każda mikroprzelotka jest wypełniana tym samym materiałem co przelotka mechaniczna. Laserowe mikroprzelotki mogą być wypełniane miedzią, natomiast przy innych konstrukcjach spotyka się materiały nieprzewodzące i późniejsze pokrycie miedzią. Zapis musi opisywać oczekiwany rezultat, a nie pozostawiać wykonawcy odgadywanie intencji projektanta.

---

W DOKUMENTACJI: Zamiast samego „VIP” podaj warstwy połączenia, średnicę i geometrię, sposób wypełnienia, wymaganie planarności, capped/plated over, wykończenie powierzchni oraz strukturę reprezentatywnego kuponu.

---

Najsłabszego miejsca nie widać od góry

W ostrzeżeniu branżowym IPC opisano mechanizm związany ze słabym interfejsem pomiędzy padem docelowym a miedzią wypełniającą mikroprzelotkę. Tradycyjna akceptacja partii — obejmująca test elektryczny i mikrosekcję ocenianą w mikroskopie świetlnym — może nie wykazać takiej podatności przed obciążeniem cieplnym. [1]

Stosy mikroprzelotek dokładają interfejsy oraz operacje technologiczne. To nie znaczy, że konstrukcja stacked jest z definicji wadliwa. Oznacza, że jej margines procesu i sposób kwalifikacji muszą odpowiadać złożoności konstrukcji. W prezentacji NASA/JPL o statusie pre-decyzyjnym, dotyczącej zastosowań mission-critical, wskazano unikanie struktur stacked microvia. To perspektywa systemów o szczególnie wysokich konsekwencjach awarii, a nie uniwersalny zakaz dla każdego produktu. [2]

Jedno badanie nie jest normą. Jest dobrym ostrzeżeniem

W badaniu porównawczym opublikowanym na IPC APEX EXPO w 2012 roku określone kupony staggered osiągały średnio 887 cykli IST po kondycjonowaniu sześcioma cyklami 260°C, podczas gdy badane kupony stacked osiągały średnio 3 cykle. Bez kondycjonowania wartości wynosiły odpowiednio limit 1000 cykli i średnio 79 cykli. [6]

Dlaczego usterka może zniknąć po ostygnięciu

Pęknięcie lub separacja interfejsu nie zawsze daje stabilne rozwarcie. W wysokiej temperaturze naprężenia mogą rozsunąć powierzchnie na tyle, aby rezystancja gwałtownie wzrosła. Po ochłodzeniu kontakt może się częściowo odtworzyć. Z punktu widzenia funkcji urządzenia taka chwilowa przerwa jest realną awarią, nawet jeśli późniejszy pomiar omomierzem znów wygląda poprawnie.

Dlatego w kwalifikacji przydatne są metody, które monitorują rezystancję w trakcie wymuszenia cieplnego, a nie tylko przed nim i po nim. IPC-TM-650 2.6.26A opisuje test IST z nagrzewaniem prądem stałym i monitorowaniem zmian rezystancji. Z kolei IPC-TM-650 2.6.27B służy do symulacji reflow na reprezentatywnym kuponie i przewiduje ciągły zapis rezystancji w trakcie profilu. To dwie różne procedury i nie należy używać ich nazw zamiennie. [5, 13]

Konkretna temperatura, liczba cykli, próg odrzutu i liczba próbek muszą wynikać z uzgodnionej specyfikacji oraz poziomu ryzyka — nie z bezrefleksyjnego skopiowania przykładu z metody. Sześć symulacji reflow może być elementem screeningu określonej struktury; nie jest automatyczną prognozą liczby lat pracy produktu.

Każda metoda widzi inny fragment problemu

Wybór metody kontroli powinien wynikać z mechanizmu ryzyka, a nie z przyzwyczajenia. E-test, mikrosekcja i X-Ray nie konkurują ze sobą. Odpowiadają na inne pytania.

Co musi znaleźć się w dokumentacji?

Dla działu projektowego temat kończy się dopiero wtedy, gdy technologia i dowody jakości są jednoznaczne dla zakupów, producenta PCB, montażu i jakości. Sam plik Gerber nie przekazuje całego zamiaru konstrukcyjnego.

Potrzebne są uzgodnione noty technologiczne, stack-up i plan walidacji.

• Czy klasyczny fan-out został rzeczywiście wykluczony?
• Jakie warstwy łączy każda mikroprzelotka?
• Czy struktura jest pojedyncza, staggered czy stacked?
• Jak mikroprzelotki będą wypełnione, planarizowane i metalizowane?
• Ile cykli laminacji wymaga stack-up?
• Ile przejść przez reflow oraz operacji naprawczych przewiduje montaż?
• Czy kupon odwzorowuje najtrudniejszą strukturę obecną na płytce?
• Jakie dowody otrzyma odbiorca: raport z E-testu, raport mikrosekcji, as-built stack-up, wyniki kuponów lub kwalifikacji cieplnej?

---

PYTANIE DO RFQ: Nie tylko: „czy wykonacie mikroprzelotkę 0,10 mm?”. Także: „jaką strukturę wykonacie, jak ją zakwalifikujecie i jakie dane jakości dostaniemy z partią?”

---

Kiedy HDI jest tylko drogim skrótem

Zaawansowana technologia nie naprawia automatycznie słabego planu rozmieszczenia. Jeśli niewielka korekta położenia BGA, zmiana footprintu, rozdzielenie funkcji na dwie obudowy albo zwiększenie liczby warstw pozwala uniknąć wielopoziomowego stosu mikroprzelotek, warto policzyć cały koszt obu wariantów. Należy uwzględnić nie tylko cenę płytki, ale też uzysk, dostępność fabryk, NPI, kontrolę, możliwość reworku i koszt późniejszej zmiany źródła.

Z drugiej strony, gdy wymagania gabarytowe, integralność sygnałowa lub liczba wyprowadzeń rzeczywiście wymuszają HDI, próba „uproszczenia za wszelką cenę” może pogorszyć projekt. Dobra decyzja nie polega na unikaniu mikroprzelotek. Polega na użyciu najmniej złożonej konstrukcji, która spełnia wymagania, oraz na przypisaniu jej właściwego sposobu kwalifikacji.

Kierunek miniaturyzacji jest formalizowany także w pracach nad uHDI. Global Electronics Association opisuje uHDI jako rozwiązania z linią/odstępem poniżej 50 µm i/lub mikroprzelotką poniżej 75 µm, dla których rozwijane są osobne dokumenty IPC-2229 i IPC-6019. Granica między płytką a technologią zbliżoną do substratów staje się coraz mniej oczywista. [4]

Aktualność problemu potwierdza także APEX EXPO 2026: wyróżniona praca The Aerospace Corporation porównywała bezpośrednią metalizację miedzią z tradycyjnym procesem bezprądowym właśnie w mikroprzelotkach. To sygnał, że niezawodność interfejsu nadal jest obszarem aktywnych badań, a nie zamkniętym rozdziałem technologii PCB. [3]

Kryteria odbioru projektuje się razem z interkonektem

Nie każda płytka HDI wymaga IST ani rozbudowanego pakietu raportów. Każda wymaga natomiast, aby sposób kontroli odpowiadał jej konstrukcji i konsekwencjom ewentualnej awarii. Jeśli fan-out BGA wymusza via-in-pad lub kilka poziomów mikroprzelotek, najtańszym momentem na zamknięcie tych pytań jest etap przed zwolnieniem dokumentacji.

Projektant wybiera geometrię. Produkt ponosi konsekwencje technologii

W Ampertronic taki przegląd łączymy z analizą DFM płytki i planem późniejszego montażu. Punktem wyjścia są stack-up, fragment fan-outu BGA, przewidywane obciążenie cieplne oraz wymagany poziom niezawodności. Dopiero z tych danych powinny wynikać technologia wykonania i kryteria odbioru — nie odwrotnie.

---

WSTĘPNA WERYFIKACJA: Prześlij stack-up, fragment fan-outu BGA oraz planowany profil montażu. Sprawdzimy, które pytania technologiczne warto zamknąć przed RFQ i zwolnieniem dokumentacji.

---

Źródła i materiały

[1] Global Electronics Association (IPC), Industry Warning Regarding Microvia Reliability for High Performance Products, 2019
[2] NASA/JPL, Ball Grid Arrays (BGAs) NASA-Guidelines: Update, prezentacja pre-decyzyjna, 2023
[3] Global Electronics Association, Best Technical Paper Awards Showcased at APEX EXPO 2026
[4] Global Electronics Association, Advanced Electronic Packaging / uHDI resources
[5] IPC-TM-650 2.6.26A, DC Current Induced Thermal Cycling Test
[6] Paul Reid, Design and Construction Effects on PWB Reliability, IPC APEX EXPO 2012
[7] IPC, Microvia Reliability Failure Modes, technical paper
[8] IPC-7095D-WAM1, Design and Assembly Process Implementation for BGAs – spis treści
[9] IPC-7093A, Design and Assembly Process Implementation for Bottom Termination Components – spis treści
[10] IPC technical resource, Filling Blind and Through Vias for HDI Applications
[11] Ampertronic, Montaż specjalny zaczyna się przed linią SMT, Mikrokontroler.pl, 13.07.2026
[12] IPC-9252B, Requirements for Electrical Testing of Unpopulated Printed Boards
[13] IPC-TM-650 2.6.27B, Thermal Stress, Convection Reflow Assembly Simulation

Dostęp do źródeł internetowych: 13.08.2026. Dokumenty normatywne mogą wymagać zakupu pełnej wersji; w bibliografii podano publicznie dostępne strony informacyjne, spisy treści lub materiały techniczne.

---

Kontakt biuro@ampertronic.pl | +48 533 150 065 | www.ampertronic.pl