W ostatniej części kursu przedstawiamy sposób przygotowania parametryzowanego IP core’a w VHDL…
Tag: VHDL
[KURS FPGA 15] Kalkulator z 2-cyfrowym wyświetlaczem LED
W tej części kursu przybliżymy sposób realizacji w VHDL prostego kalkulatora sumującego…
[KURS FPGA 14] Konwerter zmniejszający liczbę bitów – użycie pętli “for”
W kolejnym odcinku kursu pokażemy konstrukcje VHDL z użyciem pętli “for”…
[KURS FPGA 13] Licznik z wyświetlaczem 7-segmentowym
W kolejnej części kursu przedstawiamy prosty IP Core przeznaczony do sterowania 7-segmentowym wyświetlaczem LED…
[KURS FPGA 12] Obsługa 2-cyfrowego wyświetlacza LED
W kolejnym odcinku kursu przedstawiamy sposób realizacji sterownika multipleksowego 2-pozycyjnego wyświetlacza LED…
[KURS FPGA 11] Jak zbudować dekoder wyświetlacza 7-segmentowego
W kolejnym odcinku kursu projektowania FPGA pokazujemy sposób użycia kolejnego przydatnego mechanizmu języka VHDL – deklaracji stałych (tablic)…
[KURS FPGA 10] Projektowanie liczników
W kolejnej części kursu zajmujemy się – na przykładzie licznika – opisem bloków synchronicznych.
[KURS FPGA 9] Multiplekser opisany za pomocą instrukcji wyboru “case”
W tym odcinku pokazujemy kolejną, bardzo przydatną w projektowaniu instrukcję języka VHDL – “case” – która umożliwia weryfikację wystąpienia zadanych przez projektanta warunków logicznych…
[KURS FPGA 8] Parametryzowany multiplekser N-bitowy
Zapraszamy do obejrzenia 8. odcinka naszego multimedialnego kursu projektowania sprzętu w FPGA z wykorzystaniem języka VHDL. Ilustrujemy w nim parametryczne projektowanie układów kombinacyjnych…
[KURS FPGA 7] Multipleksery magistralowe
W tym odcinku kursu przedstawiamy sposób realizacji w języku VHDL multiplekserów magistralowych…