Firma National Instruments zaprezentowała nowy dodatek do LabVIEW FPGA Module (pakietu pozwalającego na łatwą implementację skomplikowanych algorytmów w FPGA w LabVIEW bez znajomości języków opisu sprzętu). Nowy moduł, nazwany LabVIEW FPGA IP Builder, wykorzystuje technologię syntezy Viviado High-Level Synthesis firmy Xilinx i jest ściśle powiązany z pakietem LabVIEW DSP Design Module ułatwiającym projektantom szybką implementację wydajnych algorytmów przetwarzania sygnałów oraz komunikacji w FPGA.
Podstawowym zadaniem nowego dodatku LabVIEW FPGA IP Builder jest przyspieszenie procesu projektowania FPGA poprzez ograniczenie konieczności stosowania „ręcznej” optymalizacji skomplikowanych algorytmów i umożliwienie skupienia się na opisie działania algorytmu oraz ograniczeń projektowych. Dodatek pozwala wykorzystać graficzny język programowania LabVIEW do opisu algorytmów, a dzięki możliwości definiowania wytycznych projektu, na podstawie których określane są ograniczenia czasowe, można obejść się bez znajomości zaawansowanych technik optymalizacji. Narzędzie wykorzystując najnowsze techniki syntezy wysokopoziomowej automatycznie generuje kod HDL, dzięki czemu pozwala na łatwą implementację takich rozwiązań jak potoki czy multipleksacja zasobów. Jako że wytyczne projektu są przechowywane niezależnie od kodu, można łatwo przeanalizować ich wpływ na projekt oraz, zmieniając wytyczne, dostosować go do nowych wymagań. Narzędzie potrafi wnioskować na temat wykorzystania zasobów (takich jak bloki pamięci RAM czy multipleksery) oraz czasu wykonywania algorytmu i dokonywać optymalizacji, dzięki czemu możliwa jest wczesna estymacja wymaganych zasobów i czasu.
LabVIEW FPGA IP Builder pozwala na projektowanie algorytmów takich jak: filtry cyfrowe, kodeki i funkcje analizujące dane dla potrzeb sterowania i symulacji, kontroli drgań, przetwarzania sygnałów i telekomunikacji, bez znajomości języków HDL.
Szczegółowe informacje można znaleźć na stronie produktowej LabVIEW FPGA IP Builder.
