(2) Mikrokontrolery MSP430: wprowadzenie do kursowego sprzętu (jak zacząć z MSP430 – zestaw MSP-EXP430FR5739)
Mikrokontroler MSP430FR5739
Zainstalowany w module LaunchPad mikrokontroler MSP430FR5739 jest układem serii FR57xx. Dokumentację techniczną MSP430FR5739, oraz serii FR57xx można pobrać na dole strony. Schemat blokowy MSP430FR5739 ilustruje rysunek 4.
Rys. 4 Schemat blokowy MSP430FR5739
Tab. 1. Mikrokontroler MSP430FR5739 – informacje podstawowe
Rdzeń | 16-bitowy RISC typ rdzenia CPUXv2 |
Taktowanie CPU | maksymalna częstotliwość taktowania rdzenia to 24 MHz |
Napięcie zasilania | 2,0…3,6 V |
Moduł zasilania | Zasilaniem zarządza moduł PMM (Power Management Module) – mechanizmy SVS oraz BOR – wbudowany stabilizator LDO obniżający napięcie zasilania CPU |
Tryb pracy aktywnej (pobór prądu) zasilanie 3V@25°C | Program i dane umieszczone w pamięci FRAM – MCLK = SMCLK = 1 MHz -> pobór prądu 270 µA – MCLK = SMCLK = 4 MHz -> pobór prądu 580 µA |
Tryby oszczędzania energii (pobór prądu) zasilanie 3V, temp. 25°C | Obsługa 7 trybów oszczędzania energii LPM (Low Power Mode) LPM3,5 -> pobór prądu 1,5 µA |
Pamięć SRAM | 1 kB |
Pamięć FRAM | Pamięcią FRAM zarządza kontroler FRCTR – wykrywanie i korekta błędów zapisu do pamięci – podział pamięci na partycje i definiowanie praw dostępu do pamięci Pojemność pamięci FRAM to prawie 16 kB – 128 B – struktura TLV – 256 B – pamięć informacyjna – 15,5 kB – pamięć kodu programu i wektor przerwań |
Linie wejścia-wyjścia | Porty wejścia-wyjścia: PA, PB oraz PJ – 32 linie we-wy (26 współpracują z przerwaniami) – PA, 16 linii we-wy (obsługa przerwań) – PB, 10 linii we-wy (obsługa przerwań) – PJ, 6 linii we-wy (brak obsługi przerwań) |
Watchdog Timer | 32-bitowy Watchdog Timer (moduł WDT_A) – może pracować w trybie restartu (Watchdog) albo w trybie licznika (Timer) |
Liczniki | Dostępnych jest pięć 16-bitowych liczników. Pracując z modułami Timer_Ax/Timer_Bx (licznik + rejestry CCRx) możemy: |
Układ zegarowy | Systemem zegarowym zarządza moduł CS (Clock System) – źródło VLO, (wewnętrzny generator, wytwarzający sygnał o częstotliwości około 10 kHz) |
Przetwornik A/C | Pomiary analogowe realizuje 10-bitowy przetwornik A/C typu SAR (moduł ADC10_B) * maksymalna prędkość pracy powyżej 200 ks/s *14 kanałów pomiarowych – 12 zewnętrznych – 2 wewnętrzne (czujnik temperatury, zasilanie mikrokontrolera) * 4 tryby pracy (pojedynczy pomiar, cykl pojedynczych pomiarów, sekwencja pomiarów, cykl sekwencji pomiarów) * możliwość definiowania progów alarmowy (Window Comparator) |
Komparator | Komparator napięcia (moduł Comparator_D) – 16 kanałów pomiarowych – generator napięcia odniesienia – filtr RC (filtr sygnału wyjściowego) |
Transmisja szeregowa | Transmisja szeregowa danych realizowana jest za pomocą układu eUSCI (extended USCI) * 2 kanały A: USCI_A0, USCI_A1 * 1 kanał B: USCI_B0 – kanał A może obsługiwać jeden z interfejsów: UART, IrDA, SPI – kanał B może obsługiwać jeden z interfejsów: SPI, I2C |
Inne | Zegar czasu rzeczywistego z funkcją kalendarza i alarmu (moduł RTC_B) Kontroler DMA (3 kanały transmisji danych) Układ mnożenia sprzętowego (moduł MPY32). Operacje na liczbach 32-bitowych. Układ sprzętowego obliczania 8śmio i 16sto bitowej sumy kontrolnej (moduł CRC) Generator napięcia referencyjnego o jednej z wartości: 1,5/2,0/2,5 V (moduł REF) |
Pamięć FRAM
W 2001 roku firma Texas Instruments rozpoczęła współpracę z producentem pamięci FRAM firmą Ramtron. Prace badawcze (zgłoszono ponad 200 patentów) doprowadziły do wdrożenia technologii produkcji pamięci FRAM w 130 nanometrowym procesie CMOS. W maju 2011 roku osiągnięto główny cel badań, którym było zainstalowanie pamięci FRAM w kilku typach mikrokontrolerów MSP430. Podczas kursu zaprezentujemy korzyści wynikające z zamontowania pamięci FRAM wewnątrz mikrokontrolera.
Pamięć FRAM (Ferroelectric RAM) charakteryzuje się dużą szybkością zapisu przy niskim poborze mocy. Liczba cykli zapisu pamięci jest praktycznie nieograniczona, a pamięć jest nie ulotna. Można zaryzykować stwierdzenie, że pamięć FRAM jest to pamięć SRAM, która nie traci danych po odłączeniu zasilania (rysunek 5).
Rys. 5. Wykres ilustrujący aktualne i spodziewane przyszłe obszary aplikacyjne pamięci FRAM