Pierwszy układ SoC FPGA z rdzeniem RISC-V produkcji Microsemi

Microchip, przez swoją spółkę Microsemi, ogłosił powstanie nowego rozszerzenia ekosystemu Mi-V, architektury SoC z energooszczędnym blokiem FPGA PolarFire oraz otwartym rdzeniem RISC-V.

Nowa architektura zapewnia asymetryczne przetwarzanie wieloprocesorowe w czasie rzeczywistym dla klastrów wielordzeniowych zarządzanych systemem Linux. Architektura PolarFire SoC, rozwijana we współpracy z SiFive, zawiera elastyczny podsystem pamięci L2 2MB, który może być skonfigurowany jako cache, scratchpad lub pamięć dostępu bezpośredniego.

PolarFire SoC ma szerokie możliwości debugowania, m.in. śledzenie instrukcji, 50 pułapek, pasywne, konfigurowalne magistrale AXI, oraz monitory struktury FPGA, a także wbudowany dwukanałowy analizator logiczny SmartDebug.

W architekturę wbudowane są także funkcje służące bezpieczeństwu urządzenia, np. pojedyncza i podwójna korekcja błędów wszystkich pamięci, fizyczna ochrona pamięci, różnicowa analiza mocy (krypto rdzeń DPA), bezpieczne uruchamianie oraz pamięć Flash uruchamiania o pojemności 128 kB.

Ewaluacja i projektowanie za pomocą PolarFire SoC jest wspierana przez system modelowania antmicro Renode, który jest zintegrowany w środowisku Microchip SoftConsole. Dostępny jest też zestaw rozwojowy składający się z płytki SiFive’s HiFive Unleashed oraz płytki rozszerzeń PolarFire FPGA-enabled HiFive Unleashed.

Więcej informacji na stronie: www.microsemi.com/product-directory/fpga-soc/5210-mi-v-embedded-ecosystem oraz www.microsemi.com/polarfiresoc