Imec prezentuje pierwszą implementację trójwymiarowej matrycy CCD do zastosowań w pamięciach dla sztucznej inteligencji

Możliwość wdrożenia matrycy CCD w architekturze trójwymiarowej podobnej do NAND otwiera drogę do stworzenia ekonomicznego rozwiązania pamięciowego o wysokiej gęstości bitowej, które pozwoli przełamać barierę w przypadku obciążeń typowych dla sztucznej inteligencji.

Źródło: imec

• Imec przedstawia pierwszą trójwymiarową implementację matrycy CCD z kanałem opartym na tlenku indu, galu i cynku (IGZO), która ma potencjał do zastosowań w pamięciach dla sztucznej inteligencji.
• Dzięki ekonomicznej produkcji, wysokiej gęstości bitowej i możliwości adresowania blokowego, matryca 3D CCD ma szansę znaleźć zastosowanie jako pamięć buforowa Compute Express Link (CXL®) typu 3, który zyskuje na popularności w komercyjnych zastosowaniach pamięci dla sztucznej inteligencji.
• Operacje transferu ładunku zostały pomyślnie zademonstrowane w strukturze 3-word-line-based z pionowo zintegrowanym kanałem IGZO.
• „Potencjał matrycy 3D CCD do wykorzystania jako pamięć buforowa leży w jej zdolności do integracji z architekturą 3D NAND Flash, co teraz po raz pierwszy demonstrujemy” – Maarten Rosmeulen, dyrektor programu ds. pamięci masowej w imec.

Podczas tegorocznych majowych warsztatów IEEE International Memory Workshop (IMW) imec – centrum badań i innowacji w dziedzinie zaawansowanych technologii półprzewodnikowych – zaprezentował trójwymiarową realizację układu pamięciowego typu CCD z kanałem IGZO. Funkcjonalne matryca 3D CCD składa się z pionowych otworów pamięciowych wywierconych w stosie 3-word-line, pełniących rolę bramek fazowych. Przenoszenie ładunków (tworzących bity) przez bramki udało się zademonstrować przy prędkości transferu przekraczającej 4 MHz. Możliwość przetwarzania układu CCD w architekturze 3D NAND Flash zapewnia opłacalną produkcję i gęstość bitową przekraczającą limit pamięci DRAM. Matryce 3D CCD z adresowaniem blokowym są więc atrakcyjną pamięcią buforową Compute Express Link (CXL®) type 3 do zastosowań w sztucznej inteligencji – zaprojektowaną do dostarczania dużych bloków danych do wielu procesorów poprzez przełącznik CXL® o dużej przepustowości.

Rysunek 1: (a) Schemat struktury 3D CCD 3-word-line-based: dolna bramka (BG), środkowa bramka (CG) i górna bramka (TG), ze źródłem (S) na dole i drenem (D) na górze; (b) przekrojowy obraz TEM pokazujący 3 warstwy bramek z odstępem między liniami słownymi wynoszącym 80 nm.

Nienasycone zapotrzebowanie sztucznej inteligencji na pamięć wywiera znaczną presję na technologię opartą na pamięci DRAM, która coraz trudniej radzi sobie z utrzymaniem trendu skalowania kosztu na bit. Dlatego branża bada alternatywne, bardziej opłacalne rozwiązania pamięciowe, które mogą uzupełniać pamięć DRAM i pamięć o dużej przepustowości (HBM) opartą na DRAM w przypadku obciążeń specyficznych dla sztucznej inteligencji. Równolegle pojawiły się nowe interfejsy pamięci, które pozwalają na bardziej efektywne wykorzystanie zasobów pamięci głównej w porównaniu z tradycyjnymi magistralami DDR (double data rate). Jednym z nich jest CXL®, protokół zaprojektowany w celu udostępnienia dużych zasobów pamięci wielu procesorom za pośrednictwem przełącznika CXL® o dużej przepustowości. Te tak zwane pamięci buforowe typu CXL® 3 mają inne specyfikacje niż pamięć DRAM, co stanowi doskonałą okazję do wprowadzenia nowej technologii.

Rysunek 2: (a) Ilustracja schematu podawania impulsów w 3 bramkach w celu szeregowego transferu ładunku w pamięci 3D CCD opartej na 3 liniach słów; (b) Schemat działania 3D CCD pokazujący transfer elektronów poprzez tworzenie i przesuwanie studni potencjału pod bramkami.

W 2024 roku firma imec przedstawiła koncepcję 3D CCD z kanałem IGZO – oferującą obiecujące perspektywy zastosowania  jako pamięć buforowa typu CXL® 3 – i zademonstrowała działanie pamięci w ramach 2D proof-of-concept.

– Potencjał tej matrycy CCD do zastosowania jako pamięci buforowej leży w jei zdolności do integracji w architekturze łańcuchowej pamięci 3D NAND Flash – najbardziej opłacalnym sposobie na osiągnięcie skalowalnej, wysokiej gęstości bitowej, szacowanej na znacznie przekraczającą limit pamięci DRAM. Po raz pierwszy pokazujemy teraz funkcjonalną implementację 3D ze strukturą 3-word-line, osiągając pionowe kanały IGZO o wymiarach porównywalnych z tymi, które można uzyskać w przypadku 3D NAND (tj. otwory pamięci o średnicy 80–120 nm) – powiedziała Maarten Rosmeulen, dyrektor programu pamięci masowych w imec.

Rysunek 3: (a) Charakterystyki I-f dla 7 układów o różnych średnicach otworów pamięciowych (MH), zmierzone do 4 MHz; (b) liczba elektronów przeniesionych na cykl, uzyskana na podstawie nachylenia odpowiednich krzywych I-f.

W matrycy 3D rejestry CCD – lub ciągi – są zintegrowane z pionowo wyrównanymi wtyczkami, które są wiercone przez stos 3 linii słów przy użyciu procesu „punch-and-plug” inspirowanego technologią 3D NAND. Poziome linie słów działają jak bramki i określają serię bitów w każdym ciągu. Bity te opierają się na ładunkach, które mogą być szeregowo przesyłane i przechowywane w bramkach przy użyciu schematu impulsów napięciowych.

– Osiągamy niezawodny transfer ładunku wzdłuż pionowego kanału IGZO z prędkością przekraczającą 4 MHz – dodała Maarten Rosmeulen. – Liczba ładunków przenoszonych w jednym cyklu została zmierzona na kilka tysięcy, co jest wystarczające do przechowywania jednego bitu, a nawet multibitu w rzeczywistych zastosowaniach pamięciowych. W przeciwieństwie do pamięci DRAM adresowanej bajtowo, nasze urządzenie 3D CCD zostało zaprojektowane tak, aby zapewnić dostęp do danych na poziomie bloków, co lepiej odpowiada współczesnym obciążeniom związanym ze sztuczną inteligencją. Wyniki te, w połączeniu z nieograniczoną wytrzymałością, długim czasem przechowywania danych (zapewnionym przez materiał kanału IGZO) oraz pracą przy niskim napięciu (wynikającą z charakteru działania pamięci opartego na ładunku), przybliżają technologię 3D CCD o krok do wdrożeń w pamięciach buforowych. W trwających pracach skupiamy się na zwiększeniu liczby linii słów oraz optymalizacji etapu odczytu naszej pamięci buforowej 3D CCD. Jesteśmy teraz gotowi, aby wraz z partnerami branżowymi przenieść technologię naszych układów 3D CCD na wyższy poziom i w pełni uwolnić jej potencjał w zastosowaniach pamięciowych dla sztucznej inteligencji.

Imec opracowuje innowacje w zakresie miniaturyzacji półprzewodników i systemów, sztucznej inteligencji, fotoniki krzemowej, łączności oraz czujników korzystając z najnowocześniejszej infrastruktury badawczo-rozwojowej oraz wiedzy specjalistycznej ponad 6500 pracowników.

Zaawansowane badania imec przyczyniają się do osiągnięć w informatyce, służbie zdrowia, motoryzacji, przemyśle, elektronice użytkowej, lotnictwie i bezpieczeństwie. Poprzez IC-Link imec wspiera firmy na każdym etapie procesu tworzenia chipów – od wstępnej koncepcji po produkcję na pełną skalę – dostarczając rozwiązania dostosowane do najbardziej zaawansowanych potrzeb projektowych i produkcyjnych.

Imec współpracuje z globalnymi liderami w całym łańcuchu wartości półprzewodników, a także z firmami technologicznymi, start-upami, środowiskiem akademickim i instytucjami badawczymi we Flandrii i na całym świecie. Posiada ośrodki badawcze w Belgii, w całej Europie, USA i regionie GCC, a także przedstawicielstwa na trzech kontynentach. W 2025 roku imec odnotował przychody w wysokości 1,2 mld EUR.