Paweł Pieczul: Nowoczesny chip powstaje dwa razy

Zanim nowoczesny chip zostanie wyprodukowany, inżynierowie budują i testują jego szczegółową cyfrową wersję.

Źródło: Polski Krzem

Wiele firm projektujących chipy działa w modelu fabless: opracowują własne układy, ale ich produkcję zlecają wyspecjalizowanym fabrykom półprzewodników, zwanym po angielsku foundries. Z kolei firmy takie jak Intel i Samsung są również zintegrowanymi producentami półprzewodników (ang. integrated device manufacturers, IDM). Projektują i produkują własne chipy, a jednocześnie świadczą usługi produkcyjne na rzecz innych firm.

W chwili rozpoczęcia produkcji projekt stanowi kompletny zestaw instrukcji określających działanie i fizyczną budowę chipu. Usunięcie błędów po tym etapie jest znacznie droższe, dlatego większość problemów trzeba wykryć jeszcze przed rozpoczęciem obróbki pierwszej płytki krzemowej.

Układ scalony nabiera kształtu krok po kroku

Chip nie powstaje od razu jako kompletny model cyfrowy. Projekt rozwija się poprzez serię coraz bardziej szczegółowych modeli, podobnie jak budynek: od wstępnej koncepcji, przez plany architektoniczne i dokumentację inżynierską, aż po instrukcje wykonawcze.

Źródło: Polski Krzem

Wczesne modele funkcjonalne pozwalają sprawdzić, czy proponowany chip może realizować zakładane zadania. Modele skupione na konkretnych parametrach pomagają natomiast ocenić jego wydajność i efektywność energetyczną. Architektura systemu określa główne bloki oraz sposób, w jaki się komunikują. Następnie opis na poziomie przesłań między rejestrami (ang. Register-Transfer Level, RTL) precyzuje zachowanie logiki cyfrowej w kolejnych cyklach zegara.

Później zautomatyzowane narzędzia przekształcają ten opis w sieć bramek logicznych oraz wyznaczają fizyczne położenie każdego elementu i przebieg każdego połączenia. Efektem jest baza danych produkcyjnych zawierająca precyzyjne wzory geometryczne, które fabryka odwzoruje na płytce krzemowej.

Architektura wyznacza budżet PPA

Proces zaczyna się od zdefiniowania docelowych zastosowań i mierzalnych wymagań. Architekci określają potrzebną moc obliczeniową, sposób przepływu danych do i z pamięci, funkcje realizowane sprzętowo oraz podział chipu na podsystemy. Należą do nich między innymi rdzenie procesora, akceleratory AI, moduły bezpieczeństwa, bloki i kontrolery pamięci, zewnętrzne interfejsy komunikacyjne, wewnętrzne magistrale oraz układy zarządzania zegarem i zasilaniem.

Źródło: Polski Krzem

PPA to skrót od Performance, Power and Area, czyli wydajności, poboru mocy i powierzchni. Wydajność określa, ile użytecznej pracy chip może wykonać w danym czasie i czy spełnia wymagania docelowych zastosowań. Analiza poboru mocy uwzględnia zużycie energii podczas pracy, straty wynikające z prądów upływu oraz energię potrzebną do wykonania pojedynczego zadania. Powierzchnia oznacza rozmiar pojedynczej struktury układu scalonego (ang. die) na płytce krzemowej. Ma on duży wpływ na koszt produkcji i uzysk, czyli odsetek wyprodukowanych układów, które przechodzą testy i nadają się do sprzedaży.

Cele te są ze sobą sprzeczne. Zwiększenie wydajności może wymagać rozbudowania logiki i podnieść pobór mocy. Ograniczenie zużycia energii może zmniejszyć wydajność, a mniejsza struktura poprawia uzysk i obniża koszt, ale pozostawia mniej miejsca na pamięć lub akceleratory. Projektowanie chipu polega więc na znalezieniu najlepszego kompromisu, a nie na maksymalizacji jednego parametru.

Na tym etapie parametry PPA szacuje się za pomocą modeli pisanych w Pythonie lub C++, a także narzędzi do modelowania całych systemów. Wyniki są przybliżone, ale jeszcze przed rozpoczęciem szczegółowego projektowania mogą ujawnić ograniczenia przepustowości pamięci lub mocy obliczeniowej, zbyt duży akcelerator albo niemożliwy do spełnienia limit poboru mocy.

RTL i HLS tworzą funkcjonalny chip

Inżynierowie opisują sprzęt głównie w językach takich jak SystemVerilog i VHDL. Na poziomie RTL definiują potoki przetwarzania, automaty stanów, magistrale, kontrolery pamięci i logikę bezpieczeństwa, a więc także zmiany zachodzące w każdym cyklu zegara. W przypadku niektórych bloków algorytmicznych można zastosować syntezę wysokiego poziomu (ang. High-Level Synthesis, HLS), która przekształca opis napisany na przykład w C++ lub SystemC w kod RTL. HLS może przyspieszyć pracę, ale nadal wymaga precyzyjnego określenia taktowania, stopnia równoległości i ograniczeń sprzętowych.

Źródło: Polski Krzem

Nowoczesny chip składa się zwykle z bloków funkcjonalnych wielokrotnego użytku, nazywanych rdzeniami IP. Mogą to być rdzenie procesora, kontrolery pamięci, interfejsy komunikacyjne, moduły bezpieczeństwa lub akceleratory AI. Niektóre z nich powstają wewnątrz firmy, inne są licencjonowane od wyspecjalizowanych dostawców. Znaczna część pracy nad chipem polega więc na wyborze, dostosowaniu i połączeniu sprawdzonych bloków tak, aby poprawnie ze sobą współpracowały.

Narzędzia AI mogą wspierać ten etap, generując i analizując kod RTL, przekształcając opisy wysokiego poziomu w struktury sprzętowe, proponując alternatywne implementacje oraz optymalizując logikę pod kątem wydajności, poboru mocy lub powierzchni. Pomagają również tworzyć testy, formułować właściwości do weryfikacji formalnej, przygotowywać dokumentację i analizować duże bazy kodu. Dzięki temu inżynierowie mogą rozważyć więcej wariantów projektu w krótszym czasie.

Chipy testowe pozwalają sprawdzić to, czego nie da się zweryfikować za pomocą modeli

Niektórych technologii nie da się wiarygodnie zweryfikować wyłącznie za pomocą oprogramowania, ponieważ zbyt wiele zależy od rzeczywistego zachowania tranzystorów i rozrzutu parametrów procesu produkcyjnego. Zanim zostaną zastosowane w kompletnym układzie SoC (ang. System-on-Chip), inżynierowie mogą wyprodukować chip testowy: niewielki układ zaprojektowany specjalnie po to, aby sprawdzić nowy obwód lub technologię.

Źródło: Polski Krzem

Bezpośrednio programowalna macierz bramek (FPGA) może odwzorować działanie logiki cyfrowej i uruchomić wczesną wersję oprogramowania. Nie odtworzy jednak charakterystyki tranzystorów docelowego chipu, opóźnień połączeń, zjawisk analogowych, prądów upływu ani fizycznych rozmiarów układu. Chip testowy pozwala uzyskać rzeczywiste pomiary wyprodukowanego układu. Na ich podstawie inżynierowie dopracowują modele obwodów, marginesy działania, metody testowania i zasady integracji, zanim zastosują technologię w bardziej złożonym i kosztownym chipie.

Chipy testowe wykorzystuje się często do badania nowych rodzajów pamięci, obwodów analogowych, szybkich interfejsów, warstw fizycznych PHY (obwodów nadających i odbierających sygnały) oraz funkcji PUF (ang. Physically Unclonable Functions), które pozwalają nadać urządzeniu unikalną tożsamość sprzętową.

Synteza i projekt fizyczny nadają chipowi ostateczną postać cyfrową

Proces zwany syntezą logiczną przekształca opis RTL w netlistę na poziomie bramek, czyli szczegółową listę bramek logicznych, rejestrów i łączących je połączeń. Elementy te pochodzą z biblioteki przygotowanej lub zatwierdzonej przez fabrykę dla wybranego procesu technologicznego. Narzędzia syntezy analizują różne warianty implementacji, aby osiągnąć założoną częstotliwość zegara, pobór mocy i powierzchnię, a jednocześnie zachować działanie opisane w RTL.

Źródło: Polski Krzem

Na podstawie netlisty powstaje następnie fizyczny układ chipu. Wydzielone zostają obszary przeznaczone na procesory, pamięci i akceleratory, zbudowane sieci dystrybucji zasilania i sygnału zegarowego, rozmieszczone miliony standardowych komórek oraz wyznaczone ich połączenia w wielu warstwach metalu. Na każdym etapie specjalistyczne narzędzia sprawdzają, czy sygnały docierają na czas, zasilanie niezawodnie dociera do wszystkich części chipu, sąsiednie połączenia nie zakłócają się wzajemnie, a projekt spełnia reguły produkcyjne fabryki.

Po zakończeniu projektowania fizycznego każda komórka ma określone położenie, a każde połączenie wyznaczoną trasę. Chip nadal istnieje wyłącznie w postaci danych cyfrowych, ale opisują one już dokładną strukturę, którą fabryka może wyprodukować.

Parametry PPA są przeliczane na każdym etapie

Wydajności, poboru mocy i powierzchni nie mierzy się tylko raz. Modele architektoniczne pozwalają oszacować, jak chip poradzi sobie z docelowymi zadaniami. Symulacja RTL mierzy liczbę cykli zegara i przepływ danych. Synteza dostarcza szacunków dotyczących liczby bramek, parametrów czasowych i poboru mocy. Etap rozmieszczania elementów i prowadzenia połączeń (ang. place-and-route) uwzględnia rzeczywistą długość przewodów, zagęszczenie połączeń i ostateczną powierzchnię układu. Przed przekazaniem projektu do produkcji gotowy plan warstw jest sprawdzany dla różnych parametrów procesu produkcyjnego, napięć zasilania i temperatur pracy.

Źródło: Polski Krzem

Wszystkie trzy parametry wzajemnie na siebie wpływają. Wyższa częstotliwość może wymagać większych komórek i dodatkowych buforów, co zwiększa pobór mocy i powierzchnię. Większa pamięć może poprawić wydajność, ale powiększa cały układ. Niższe napięcie oszczędza energię, ale zmniejsza margines czasowy. Wyniki projektowania fizycznego często wymuszają więc powrót do architektury lub kodu RTL i rozpoczęcie kolejnej iteracji.

Tape-out rozpoczyna fizyczną budowę chipu

Przed rozpoczęciem produkcji ukończony projekt fizyczny przechodzi ostateczną weryfikację, nazywaną sign-off. Potwierdzane jest, że sygnały docierają na czas, geometria spełnia reguły fabryki, fizyczny układ warstw odpowiada zaprojektowanemu obwodowi, zasilanie może być bezpiecznie rozprowadzone, a gotowy chip będzie można przetestować. Po pomyślnym zakończeniu tych kontroli projekt cyfrowy uznaje się za gotowy do produkcji.

Źródło: Polski Krzem

Kolejnym kamieniem milowym jest tape-out, czyli przekazanie finalnej bazy danych produkcyjnych do fabryki. Na jej podstawie powstają fotomaski, które pełnią funkcję niezwykle precyzyjnych szablonów używanych do budowania chipu warstwa po warstwie na płytce krzemowej. Kolejne warstwy materiałów są nanoszone, naświetlane, domieszkowane i trawione, tworząc tranzystory oraz znajdujące się nad nimi metalowe połączenia.

Fabryka nie decyduje o sposobie działania obwodu. Z ogromną precyzją odtwarza strukturę zdefiniowaną wcześniej w projekcie cyfrowym.

Pierwsze chipy pokazują, czy model cyfrowy odpowiada rzeczywistości

Po otrzymaniu pierwszych chipów inżynierowie rozpoczynają ich uruchamianie i wstępną weryfikację, czyli etap nazywany silicon bring-up. Włączają zasilanie, sprawdzają sygnały zegarowe, układy resetu, pamięci i interfejsy, a następnie wgrywają oprogramowanie układowe i uruchamiają zadania testowe.

Źródło: Polski Krzem

Oprogramowanie musi być gotowe już wcześniej. Kod rozruchowy, sterowniki i narzędzia diagnostyczne powstają równolegle z chipem przy użyciu symulacji i prototypów FPGA. Bez nich nie da się prawidłowo przetestować sprzętu.

Następnie inżynierowie porównują zmierzoną szybkość działania, opóźnienia, pobór mocy, prądy upływu i temperaturę z wcześniejszymi przewidywaniami. Dane o uzysku pokazują, jaka część wyprodukowanych chipów działa poprawnie i czy produkcja jest opłacalna.

Chip może realizować wszystkie funkcje poprawnie, a mimo to być zbyt wolny, energochłonny, gorący lub zawodny w rzeczywistych warunkach pracy. Etap bring-up służy więc weryfikacji całej platformy sprzętowo-programowej, a nie tylko samego układu scalonego.

Jeden produkt może wymagać kilku rewizji układu

Pierwsza wyprodukowana wersja chipu jest często oznaczana jako A0. Stepping oznacza rewizję projektu wymagającą zmiany co najmniej jednej fotomaski używanej do produkcji. Wczesne rewizje służą do pierwszego uruchomienia, dokładnych pomiarów i wykrywania wad. Poprawione układy mogą otrzymać oznaczenia A1 lub A2, natomiast większa zmiana projektu może dostać nową literę, na przykład B0, i z czasem stać się wersją produkcyjną. W wielu systemach nazewnictwa liczba oznacza zmianę w warstwach metalu, a litera większą rewizję projektu, choć poszczególni producenci stosują różne konwencje.

Źródło: Polski Krzem

Nowa rewizja nie zawsze oznacza, że poprzednia zakończyła się niepowodzeniem. Może usuwać błędy funkcjonalne lub problemy czasowe, ograniczać pobór mocy, umożliwiać pracę z wyższą częstotliwością, zwiększać tolerancję na zmienność procesu produkcyjnego, poprawiać działanie obwodów analogowych, rozszerzać zakres testów albo uwzględniać wnioski z prac nad oprogramowaniem i systemami klientów.

Planowana rewizja może być częścią strategii rozwoju produktu. Nieplanowana poprawka, określana jako spin lub respin, jest potrzebna wtedy, gdy wyprodukowany układ nie spełnia założeń. W obu przypadkach projekt cyfrowy zostaje zmodyfikowany, ponownie zweryfikowany i przekazany do produkcji. Cykl dwóch etapów budowy powtarza się, aż projekt będzie gotowy do produkcji seryjnej.

Jeden projekt chipu może stać się kilkoma produktami

Ten sam projekt może trafić na rynek w kilku wariantach produktu, czyli jako różne jednostki magazynowe (SKU). Podczas testów produkcyjnych każdy układ jest badany pod kątem liczby sprawnych rdzeni i bloków pamięci, osiągalnej częstotliwości, poboru mocy oraz innych ograniczeń. Egzemplarze spełniające najbardziej wymagające kryteria mogą być sprzedawane jako produkty najwyższej klasy. Te o niższej wydajności albo z uszkodzonym, lecz niekluczowym blokiem można skonfigurować jako tańsze warianty zamiast je odrzucać.

Źródło: Polski Krzem

Takie podejście często nazywa się binningiem, czyli sortowaniem chipów według ich rzeczywistych parametrów, lub programowym tworzeniem wariantów SKU (ang. soft SKUing). Poszczególne funkcje i rdzenie, pojemność pamięci podręcznej oraz maksymalna częstotliwość mogą być włączane lub ograniczane za pomocą bezpieczników, oprogramowania układowego albo zabezpieczonej konfiguracji. Pozwala to tworzyć wiele produktów na podstawie jednego fizycznego projektu. Przypisując każdy sprawny chip do najlepszego wariantu, którego wymagania spełnia, producenci zwiększają liczbę układów nadających się do sprzedaży z jednej płytki krzemowej i poprawiają opłacalność produkcji.

Projekt cyfrowy pozostaje punktem odniesienia

Projekt cyfrowy nie traci wartości po otrzymaniu wyprodukowanych płytek krzemowych. Modele architektury, kod RTL, środowiska testowe i bazy danych projektu fizycznego pozostają niezbędne podczas usuwania błędów, rozwijania oprogramowania układowego, analizy bezpieczeństwa, wspierania klientów i prac nad kolejnymi generacjami chipów.

Nowoczesny chip powstaje więc najpierw cyfrowo, a następnie fizycznie. Po produkcji jego parametry są porównywane z modelami, a sam projekt często przechodzi kolejną rewizję. Fabryka wytwarza fizyczny układ, lecz jego wartość wynika z decyzji projektowych i wyników weryfikacji zebranych jeszcze przed rozpoczęciem produkcji.

Co dalej?

Jeszcze zanim powstanie pierwszy fizyczny chip, prototypy FPGA mogą uruchamiać docelowe oprogramowanie i współpracować z czujnikami, sieciami oraz systemami zewnętrznymi. W następnym artykule przyjrzymy się temu, jak programowalny sprzęt pozwala przeprowadzić próbę generalną przed produkcją dedykowanego układu scalonego.

Inne artykuły autorstwa Pawła Pieczula dostępne są na blogu firmy PolskiKrzem