W połowie zeszłego roku firma Xilinx ogłosiła rozpoczęcie prac nad nowymi rodzinami układów FPGA. Zainicjowane prace dotycząca jednocześnie aż trzech rodzin układów, co wynika z faktu ujednolicania przez producenta konfigurowalnych platform sprzętowych stosowanych we wszystkich układach.

Producenci układów programowalnych regularnie modyfikują swoje oferty, przy czym w większości przypadków każda nowa rodzina wymagała dogłębnego poznania i zrozumienia specyfiki zastosowanych rozwiązań. Wiąże się z tym także konieczność przygotowywania projektów (zwłaszcza w przypadku stosowania opisów HDL o niskim stopniu abstrakcji) z uwzględnieniem specyfiki układów docelowych. W przypadku zaawansowanych projektów konieczne było stosowanie zindywidualizowanych opisów HDL (także optymalizowanych IP core’ów), które uwzględniały zarówno działanie syntezera logicznego w narzędziu projektowym jak i możliwości układów FPGA, w których projekty były implementowane. Do takiej – niezbyt komfortowej – sytuacji konstruktorzy korzystający z układów PLD przywykli, ale rosnące wymagania stawiane biurom konstrukcyjnym (związane przede wszystkim z koniecznością szybkiego opracowywania coraz bardziej skomplikowanych projektów) spowodowały, że firma Xilinx podjęła decyzję o zmianie podejścia do realizacji projektów implementowanych w PLD.