Jedną z najbardziej interesujących nas nowości w ofercie firmy Lattice są układy MachXO2 programowalne klasyfikowane jako CPLD, ale o cechach i wewnętrznym wyposażeniu przewyższającym niejedną rodzinę FPGA. Drugim atutem rodziny MachXO2 są różnorodne, tanie, doskonale wyposażone zestawy ewaluacyjne, z których jeden – Pico Development Kit – przedstawiamy w artykule.

Oferta produkcyjna firmy Lattice przeżywała przez pewien czas regres, co skrzętnie wykorzystali najwięksi konkurenci tej firmy: Altera i Xilinx. Kłopoty Lattice’a – na szczęście – już minęły, dzięki czemu do rąk konstruktorów trafiły układy CPLD z rodziny MachXO2, których cechy powodują, że można je bez przesady uznać za bezkonkurencyjne i to nie tylko w gronie układów CPLD.

Możliwości i wyposażenie zestawu MachXO2 Pico Development Kit

Z czego wynikają peany ku czci układów z rodziny MachXO2? Przede wszystkim są to układy o dużych konfigurowalnych zasobach, sięgających w rejony niektórych rodzin FPGA (tabela 1). Wyposażono je w wewnętrzne bloki pamięci SRAM, którą użytkownik może wykorzystać we własnej aplikacji jako pamięć RAM o różnych konfiguracjach (klasycznie adresowanej, FIFO, pamięci dwuportowe itp.) lub ROM. Większość układów z rodziny MachXO2 wyposażono w jeden lub dwa wewnętrzne powielacze częstotliwości z PLL, które ułatwiają wytwarzanie sygnałów zegarowych o dużych częstotliwościach do taktowania logiki zaimplementowanej w układzie.

Tab. 1. Zestawienie najważniejszych cech układów MachXO2