LinkedIn YouTube Facebook
Szukaj

Newsletter

Proszę czekać.

Dziękujemy za zgłoszenie!

Wstecz
Artykuły

[KURS FPGA 10] Projektowanie liczników

********************

Lista opublikowanych odcinków kursu jest dostępna pod adresem.

********************

 

Odcinek 10: projektowanie liczników

W tym odcinku dowiecie się o tym:
 – co to jest i jak działa licznik,
 – co to jest sygnał zegarowy i jak się go używa,
 – jak zamodelować prosty licznik,
 – jak zmienić częstotliwość sygnału zegarowego,
 – jak używać zegara na płytce Nexys2.

Omawiane zagadnienia z języka VHDL:
 – sygnał zegarowy,
 – operator dodawania.

 

 

 

 

Autor: Jan Bukowski