Segger ogłosił, że programatory J-Link od teraz obsługują rdzenie mikroprocesorowe Cadence Tensilica Processor IP. Jest to seria konfigurowalnych rdzeni mikrokontrolerowych oraz DSP.

Rdzenie Cadence Tensillica obsługiwane w pierwszej fazie implementacji to Xtensa LX7 CPU (używany m.in. w ESP32), rdzenie z serii HiFi DSP (HiFi 4, HiFi 3z, HiFi 3, HiFi 1), a także Fusion F1 DSP. Aktualne wersje sprzętowe wszystkich komercyjnych programatorów Segger J-Link (wersje BASE, PLUS, ULTRA+ oraz PRO) wspierają teraz szybkie wgrywanie oraz debugowanie kodu na tych rdzeniach poprzez interfejsy JTAG i SWD.

Obsługa rdzeni Cadence Tensilica jest już dostępna w pakiecie programowym J-Link, który jest dostępny na stronie internetowej Segger[EK1] .

Więcej informacji na temat programatorów J-Link można znaleźć na stronie https://www.segger.com/products/debug-probes/j-link/