Programatory J-Link z obsługą rdzeni mikroprocesorowych Cadence Tensilica
Segger ogłosił, że programatory J-Link od teraz obsługują rdzenie mikroprocesorowe Cadence Tensilica Processor IP. Jest to seria konfigurowalnych rdzeni mikrokontrolerowych oraz DSP.
Rdzenie Cadence Tensillica obsługiwane w pierwszej fazie implementacji to Xtensa LX7 CPU (używany m.in. w ESP32), rdzenie z serii HiFi DSP (HiFi 4, HiFi 3z, HiFi 3, HiFi 1), a także Fusion F1 DSP. Aktualne wersje sprzętowe wszystkich komercyjnych programatorów Segger J-Link (wersje BASE, PLUS, ULTRA+ oraz PRO) wspierają teraz szybkie wgrywanie oraz debugowanie kodu na tych rdzeniach poprzez interfejsy JTAG i SWD.
Obsługa rdzeni Cadence Tensilica jest już dostępna w pakiecie programowym J-Link, który jest dostępny na stronie internetowej Segger[EK1] .
Więcej informacji na temat programatorów J-Link można znaleźć na stronie https://www.segger.com/products/debug-probes/j-link/
GlobalFoundries przejmuje Synopsys w zakresie rozwiązań IP dla procesorów i przyspieszenia rozwoju fizycznych zastosowań AI 
EDP uruchamia dla Grupy PBI pierwszą farmę fotowoltaiczną z BESS w Polsce 
Europejski satelita meteorologiczny nowej generacji przesyła pierwsze zdjęcia 
![Piata już edycja konferencji Hardware Design Masterclasses dla elektroników zaskoczyła frekwencją, tym bardziej, że spotkanie było dwudniowe. Film jest krótką relacją z wydarzenia, bazującą na wypowiedziach prelegentów. [materiał redakcyjny] Zapraszamy do obejrzenia!](https://mikrokontroler.pl/wp-content/uploads/2026/01/Rafal-tytulowe.png "https://www.youtube.com/watch?v=kmvM5hVSzCM")
