Programatory J-Link z obsługą rdzeni mikroprocesorowych Cadence Tensilica
Segger ogłosił, że programatory J-Link od teraz obsługują rdzenie mikroprocesorowe Cadence Tensilica Processor IP. Jest to seria konfigurowalnych rdzeni mikrokontrolerowych oraz DSP.
Rdzenie Cadence Tensillica obsługiwane w pierwszej fazie implementacji to Xtensa LX7 CPU (używany m.in. w ESP32), rdzenie z serii HiFi DSP (HiFi 4, HiFi 3z, HiFi 3, HiFi 1), a także Fusion F1 DSP. Aktualne wersje sprzętowe wszystkich komercyjnych programatorów Segger J-Link (wersje BASE, PLUS, ULTRA+ oraz PRO) wspierają teraz szybkie wgrywanie oraz debugowanie kodu na tych rdzeniach poprzez interfejsy JTAG i SWD.
Obsługa rdzeni Cadence Tensilica jest już dostępna w pakiecie programowym J-Link, który jest dostępny na stronie internetowej Segger[EK1] .
Więcej informacji na temat programatorów J-Link można znaleźć na stronie https://www.segger.com/products/debug-probes/j-link/
Scanway zwiększa przychody, inwestuje w zaplecze produkcyjne i zawiera nowe kontrakty 
Sieć Badawcza Łukasiewicz rozwija laboratoria przemysłu wysokich technologii 
Grupa Volkswagen i Uniwersytet Techniczny w Brunszwiku zacieśniają współpracę badawczą w dziedzinie sztucznej inteligencji i mobilności 
![Zapraszamy do obejrzenia filmu i wysłuchania krótkich wypowiedzi prelegentów Hardware Forum 2026 i organizatorów majowej konferencji dla inżynierów z branży elektronicznej: Konrad Bruliński z Lemontech, prof. Krzysztof Kulpa z Politechniki Warszawskiej, Zbigniew Huber z FLC, Ewa Załupska z firmy KROK, Jerzy Kozieł z MPTECH, Grzegorz Potyralski z VIGO Photonics, dr Krzysztof Czuba z Politechniki Warszawskiej, Anna Beata Kalisz Hedegaard z Quantum Security Defence, Adrian Cichosz z Elhurt Dystrybucja Anna Kamińska z Creotech Quantum, oraz Łukasz Jaeszke i Adam Jaeszke z TEK.day [materiał redakcyjny]](https://mikrokontroler.pl/wp-content/uploads/2026/05/tytulowe-film-1.png "https://www.youtube.com/watch?v=BgxJVTwYJ-s")
