Programatory J-Link z obsługą rdzeni mikroprocesorowych Cadence Tensilica
Segger ogłosił, że programatory J-Link od teraz obsługują rdzenie mikroprocesorowe Cadence Tensilica Processor IP. Jest to seria konfigurowalnych rdzeni mikrokontrolerowych oraz DSP.
Rdzenie Cadence Tensillica obsługiwane w pierwszej fazie implementacji to Xtensa LX7 CPU (używany m.in. w ESP32), rdzenie z serii HiFi DSP (HiFi 4, HiFi 3z, HiFi 3, HiFi 1), a także Fusion F1 DSP. Aktualne wersje sprzętowe wszystkich komercyjnych programatorów Segger J-Link (wersje BASE, PLUS, ULTRA+ oraz PRO) wspierają teraz szybkie wgrywanie oraz debugowanie kodu na tych rdzeniach poprzez interfejsy JTAG i SWD.
Obsługa rdzeni Cadence Tensilica jest już dostępna w pakiecie programowym J-Link, który jest dostępny na stronie internetowej Segger[EK1] .
Więcej informacji na temat programatorów J-Link można znaleźć na stronie https://www.segger.com/products/debug-probes/j-link/
Grupa WB i Hanwha budują fabrykę pocisków rakietowych dla HOMAR-K 
GlobalLogic zmienia nazwę na Hitachi Digital we Wrocławiu 
O czym rozmawiano podczas inauguracji klastra SEMTRONIC w ŁSSE? 
![Michał Mitas, kierownik laboratorium Badań Urządzeń Radiowych w katowickim instytucie Łukasiewicz - AI, opowiada o badaniach urządzeń z interfejsem komunikacji bezprzewodowej, jak Wi-Fi, Bluetooth, LTE czy 5G, przeprowadzanych w komorze bezodbiciowej. Zapraszamy do obejrzenia filmu! [materiał redakcyjny]](https://mikrokontroler.pl/wp-content/uploads/2026/10/00.png "https://www.youtube.com/watch?v=xeqdqGuy-Aw")
![O wybranych projektach realizowanych w Laboratorium Zakładu Układów Mikrofalowych – ISE PW opowiadają: mgr inż. Michał Kalisiak, dr hab. inż. Arkadiusz Lewandowski, mgr inż. Andžej Šerlat oraz dr hab. inż. Krzysztof Czuba. Zapraszamy na firm [materiał redakcyjny]](https://mikrokontroler.pl/wp-content/uploads/2026/09/WEiTI-PW-czolowka.png "https://www.youtube.com/watch?v=QSnLO-KmBMY")
