Byte Blaster II – programator ISP dla FPGA i CPLD Altery

Altera wprowadziła do sprzedaży całą gamę nowych układów FPGA, CPLD i konfiguratorów dla FPGA. Nowości te wymusiły na producencie opracowanie zmodyfikowanego programatora, który nazwano ByteBlaster II. Jego budowę przedstawiamy w artykule.

Niestety, większość krążących po Internecie schematów ByteBlastera II nie jest prawdziwych. Przekonałem się o tym szukając w wielu miejscach – zazwyczaj pod hasłem „ByteBlaster II” ukryte były schematy Byte Blasterów MV. Różnice w budowie programatorów ByteBlaster II i MV są na tyle istotne, że użytkownicy układów z rodziny Cyclone lub MAX II są (w zasadzie byli) zmuszeni do kupienia oryginalnego ByteBlastera II za równowartość 150 USD (w USA). Dość drogo, zwłaszcza jak się spojrzy na schemat pokazany na rys. 1. W celu uproszczenia schematu elektrycznego szarymi prostokątami zaznaczono na schemacie jednokierunkowe drivery, wykonane na tranzystorach bipolarnych.
Rozwiązanie zastosowane przez Alterę jest dość zaskakujące, ponieważ jest możliwe zastąpienie stosunkowo skomplikowanych buforów tranzystorowych pojedynczym układem scalonym, ale być może producentowi chodziło o to, żeby utrudnić kopiowanie programatora.
Programator, którego schemat pokazano na rys. 1 został sprawdzony podczas programowania układów z rodzin MAX3000A (2 x EPM3032A połączone w łańcuch JTAG), Cyclone (EP1C z konfiguratorem EPCS1) i FLEX10K (EPF10K10). Jest on obsługiwany przez system Quartus II. Do obsługi programatora można także wykorzystać wyekstrahowany z systemu projektowego program Quartus II Programmer.

Rys. 1. Schemat programatora

Wykaz elementów