Sklep KAMAMI.pl oferuje w promocyjnej cenie zestawy składające się z płytek ZL14PLD i ZL15PLD, ksiązki „Układy programowalne dla początkujących” oraz programatora ISP dla układów CPLD i FPGA firmy Xilinx.

Do budowy urządzenia został wykorzystany komponent przeznaczony do obsługi czterocyfrowego wyświetlacza (opisany szczegółowo w innej części). Do jego wejść Tetr0, Tetr1, Tetr2, Tetr3 są doprowadzone wyświetlane dane (będące wyjściami licznika dziesiętnego i reprezentującymi poszczególne cyfry wyświetlanej liczby: jedności, dziesiątek, setek i tysięcy). Istotną informacją doprowadzoną do komponentu wyświetlającego jest sygnał, który determinuje wewnątrz komponentu obsługującego wyświetlacz, czy wyświetlacz jest obsługiwany w sposób wymagany w zestawie KAMAMI lub DIGILENT. Na rysunku 2 pokazane jest, że do wejść Neg i WA komponentu jest doprowadzony stały sygnał logiczny odpowiadający logicznej jedynce. Takie wysterowanie oznacza, że realizacja dotyczy zestawu KAMAMI (moduły ZL14PLD + ZL15PLD). Warto również zwrócić uwagę na informacje doprowadzone do wejść Dot (określające, czy na wyświetlaczu są aktywowane segmenty kropek). Doprowadzona stała implikuje, że nie są włączane segmenty kropek. Działanie komponentu jest taktowane sygnałem zegarowym DClk, który jest uzyskany z dzielnika częstotliwości. Sam dzielnik częstotliwości jest w istocie binarnym licznikiem synchromicznym, z którego z odpowiednich pozycji bitowych są uzyskane dwa sygnały zegarowe. Jeden z nich, wspomniany już DClk, jest przeznaczony do taktowania komponentu obsługującego wyświetlacz. Drugi sygnał, CClk, jest odpowiednio „zwolnionym” sygnałem doprowadzonym do czterocyfrowego licznika BCD. Częstotliwość zliczanych impulsów (CClk) jest tak dobrana, by możliwe było zaobserwowanie działania licznika dziesiętnego. Dzielnik częstotliwości jest taktowany impulsami wygenerowanymi we wstępnym liczniku, którego zadaniem jest dostosowanie środowiska oferowanego przez zestaw uruchomieniowy. Należy tu przypomnieć, że zestaw KAMAMI oraz DIGILENT zawierają układy zegarowe o różnych częstotliwościach generowanych impulsów. Odpowiednia parametryzacja komponentu FDivider pozwala uzyskać zbliżoną częstotliwość sygnału zegarowego na wyjściu FDiv.
Główny element urządzenia, jakim jest czterocyfrowy licznik BCD, jest kolejnym komponentem zawierającym się w implementacji urządzenia. Szczegółowy opis jego budowy jest zawarty w książce „Układy programowalne dla początkujących” w części poświęconej przydatnym komponentom. Z punktu widzenia funkcjonalności, sygnał zezwolenia na zliczanie Enable, jest wyprowadzony na zewnątrz układu CPLD i pozwala użytkownikowi na aktywację lub zatrzymywanie procesu zliczania.
Andrzej Pawluczuk