Imec i EV Group prezentują technologię hybrydowego łączenia płytek półprzewodnikowych z odstępem między połączeniami wynoszącym 200 nm
Podczas konferencji IEEE Electronic Components and Technology Conference (ECTC) 2026, centrum badań i innowacji w dziedzinie zaawansowanych technologii półprzewodnikowych imec zaprezentowały nową technologię wraz z EV Group (EVG), dostawcą sprzętu do produkcji półprzewodników i rozwiązań procesowych. Wysoce wydajna i trwała technologia polega na hybrydowym łączeniu płytek o rozstawie padów połączeń miedzianych wynoszącym 200 nm. Do demonstracji użyto nośnika testowego z rutowalnymi połączeniami.
Dzięki zastosowaniu najbardziej zaawansowanego sprzętu do łączenia płytek półprzewodnikowych firmy EVG osiągnięto rekordowo wysoką dokładność wyrównania miedzianych padów. Imec i EVG zamierzają dalej rozwijać hybrydowe łączenie płytek w układach warstwowych typu logic-to-logic i memory-to-logic, które wymagają niezwykle wysokiego poziomu gęstości połączeń – zgodnie z wizją paradygmatu skalowania CMOS 2.0.

Rys. 1. Przykład możliwego podziału układu SoC zgodnie z paradygmatem skalowania CMOS 2.0 firmy imec. (źródło: imec)
W technologii CMOS 2.0 układ SoC (system-on-chip) jest podzielony na heterogeniczne warstwy funkcjonalne, które są ponownie łączone za pomocą technologii połączeń 3D. W zależności od zastosowania, CMOS 2.0 przewiduje podział części logicznej układu SoC na warstwę logiczną high-drive i warstwę logiczną o wysokiej gęstości. Takie układanie warstw logicznych wymaga niezwykle wysokiej gęstości połączeń, którą może zapewnić jedynie najbardziej zaawansowana technologia hybrydowego łączenia płytek.

Rys. 2. Obraz TEM struktur typu „daisy chain” na siatce sześciokątnych pól o rozmiarze 200 nm, z polami hybrydowymi o jednakowej wielkości i 25-procentową gęstością miedzi w projekcie. (źródło: imec/IEEE)
Rekordowa dokładność pokrycia
Technologię hybrydowego i trwałego łączenia płytek półprzewodnikowych o rozstawie połączeń wynoszącym 200 nm, uzyskano na nośniku testowym z czterema warstwami połączeń routowalnych, wstępnie przetworzonych na każdej z płytek przed połączeniem. Ponadto uzyskano wektor nakładania się po połączeniu między padami miedzianymi poniżej 40 nm dla 100% matryc na całej płytce 300 mm. Dla osiągnięcia tak dużej dokładności, niezbędnej do zapewnienia wysokiej wydajności elektrycznej, kluczowe znaczenie miał najnowocześniejszy system hybrydowego i fuzyjnego łączenia płytek firmy EVG, GEMINI® FB.

Rys. 3. Rzeczywista poprawa wyrównania połączeń między płytkami uzyskana na płytkach z urządzeniami elektrycznymi. Wyniki przedstawiono z zastosowaniem korekt litograficznych hybrydowych pól stykowych przed połączeniem oraz bez nich. (źródło: imec/IEEE
– Ten przełomowy wynik w zakresie hybrydowego łączenia o małym rozstawie uzyskano dzięki wspólnej optymalizacji wszystkich kluczowych elementów procesu w imec. Obejmują one między innymi zastosowanie SiCN jako materiału dielektrycznego (pionierskie rozwiązanie imec) oraz etap chemiczno-mechanicznego polerowania (CMP) przed połączeniem. Ten ostatni etap został zoptymalizowany pod kątem wysokiej jednolitości na całej powierzchni płytki, aby uzyskać wyjątkowo płaskie powierzchnie dielektryczne, przy jednoczesnym osiągnięciu kontrolowanego wgłębienia rzędu kilku nanometrów dla padów miedzianych. Wysoka dokładność i kontrola nakładania, dzięki narzędziu do łączenia płytek firmy EVG, zostały dodatkowo ułatwione dzięki ulepszonej konstrukcji padów miedzianych oraz korektom litograficznym przed połączeniem – powiedział Zsolt Tokei, pracownik naukowy imec i dyrektor programu integracji systemów 3D.
Rys. 4. Wykres kumulacyjny zmierzonej rezystancji na połączenie dla struktur o jednakowej wielkości pól stykowych i gęstości miedzi wynoszącej 25%. (źródło: imec/IEEE)
– Długotrwała współpraca z imec odzwierciedla ważną rolę, jaką łączenie płytek nadal odgrywa w tworzeniu urządzeń półprzewodnikowych nowej generacji. W ciągu ponad trzech dekad współpracy pokazaliśmy, jak ścisła współpraca między dostawcami sprzętu a wiodącymi organizacjami badawczymi, takimi jak imec, może przyczynić się do znaczących postępów w technologii procesowej – stwierdził Paul Lindner, dyrektor wykonawczy ds. technologii w EV Group
Przedstawione wyniki dotyczące hybrydowego łączenia płytek półprzewodnikowych zostały szczegółowo opisane w prezentacji na konferencji ECTC 2026: „Technologia hybrydowego łączenia płytek z odstępem między połączeniami wynoszącym 200 nm”, S. Van Huylenbroeck i in.
Źródło: informacje prasowe



Imec prezentuje pierwszą implementację trójwymiarowej matrycy CCD do zastosowań w pamięciach dla sztucznej inteligencji
CEZAMAT wzmacnia badania i rozwój w dziedzinie zaawansowanej fotoniki dzięki systemowi do nanoimprintingu UV firmy EV Group
Imec odkrywa sposób na zwiększenie wydajności fotolitografii EUV: wtrysk tlenu podczas wygrzewania po naświetlaniu fotorezystu metalowo-tlenkowego 


![https://www.youtube.com/watch?v=gHcP8AajoN4 Szymon Robak oprowadza po katowickim Laboratorium Badań Kompatybilności Elektromagnetycznej w Sieć Badawcza Łukasiewicz - Instytucie Sztucznej Inteligencji i Cyberbezpieczeństwa. Zapraszamy na film! [materiał redakcyjny]](https://mikrokontroler.pl/wp-content/uploads/2026/06/Szymon-Robak-tytulowe.png)
![https://www.youtube.com/watch?v=BgxJVTwYJ-s Zapraszamy do obejrzenia filmu i wysłuchania krótkich wypowiedzi prelegentów Hardware Forum 2026 i organizatorów majowej konferencji dla inżynierów z branży elektronicznej: Konrad Bruliński z Lemontech, prof. Krzysztof Kulpa z Politechniki Warszawskiej, Zbigniew Huber z FLC, Ewa Załupska z firmy KROK, Jerzy Kozieł z MPTECH, Grzegorz Potyralski z VIGO Photonics, dr Krzysztof Czuba z Politechniki Warszawskiej, Anna Beata Kalisz Hedegaard z Quantum Security Defence, Adrian Cichosz z Elhurt Dystrybucja Anna Kamińska z Creotech Quantum, oraz Łukasz Jaeszke i Adam Jaeszke z TEK.day [materiał redakcyjny]](https://mikrokontroler.pl/wp-content/uploads/2026/05/tytulowe-film-1.png)

