Imec i EV Group prezentują technologię hybrydowego łączenia płytek półprzewodnikowych z odstępem między połączeniami wynoszącym 200 nm oraz rekordową dokładnością pokrycia

Podczas konferencji IEEE Electronic Components and Technology Conference (ECTC) 2026, imec – centrum badań i innowacji w dziedzinie zaawansowanych technologii półprzewodnikowych wraz z EV Group (EVG) – dostawcą sprzętu do produkcji półprzewodników i rozwiązań procesowych, zaprezentowały wysoce wydajną, i trwałą technologię hybrydowego łączenia płytek o rozstawie padów połączeń miedzianych wynoszącym 200 nm. Do demonstracji użyto nośnika testowego z rutowalnymi połączeniami. Dzięki zastosowaniu najbardziej zaawansowanego sprzętu do łączenia płytek półprzewodnikowych firmy EVG osiągnięto ponadto rekordowo wysoką dokładność wyrównania miedzianych padów. Imec i EVG zamierzają dalej rozwijać plan działania w zakresie hybrydowego łączenia płytek, wspierając zastosowania w układach warstwowych typu logic-to-logic i memory-to-logic, które wymagają niezwykle wysokiego poziomu gęstości połączeń – zgodnie z wizją paradygmatu skalowania CMOS 2.0 firmy imec.

Rys. 1. Przykład możliwego podziału układu SoC zgodnie z paradygmatem skalowania CMOS 2.0 firmy imec. (źródło: imec)

Przyszłe architektury systemów obliczeniowych zaprojektowane w oparciu o paradygmat skalowania CMOS 2.0 firmy imec wyznaczają plan rozwoju hybrydowego łączenia ze sobą płytek półprzewodnikowych w stronę odstępu między połączeniami wynoszącego 200 nm. W technologii CMOS 2.0 układ SoC (system-on-chip) jest podzielony na heterogeniczne warstwy funkcjonalne, które są ponownie łączone za pomocą technologii połączeń 3D. W zależności od zastosowania, CMOS 2.0 przewiduje podział części logicznej układu SoC na warstwę logiczną high-drive i warstwę logiczną o wysokiej gęstości. Takie układanie warstw logicznych wymaga niezwykle wysokiej gęstości połączeń, którą może zapewnić jedynie najbardziej zaawansowana technologia hybrydowego łączenia płytek.

Rys. 2. Obraz TEM struktur typu „daisy chain” na siatce sześciokątnych pól o rozmiarze 200 nm, z polami hybrydowymi o jednakowej wielkości i 25-procentową gęstością miedzi w projekcie. (źródło: imec/IEEE)

Imec prezentuje obecnie technologię hybrydowego, trwałego łączenia płytek półprzewodnikowych o rozstawie połączeń wynoszącym 200 nm, uzyskaną na nośniku testowym z czterema warstwami połączeń routowalnych, wstępnie przetworzonych na każdej z płytek przed połączeniem. Ponadto uzyskano wektor nakładania się po połączeniu między padami miedzianymi poniżej 40 nm dla 100% matryc na całej płytce 300 mm. Jest to światowa nowość. Dla osiągnięcia tak dużej dokładności łączenia, niezbędnej do zapewnienia wysokiej wydajności elektrycznej, kluczowe znaczenie miał najnowocześniejszy system hybrydowego i fuzyjnego łączenia płytek firmy EVG, GEMINI® FB.

Rys. 3. Rzeczywista poprawa wyrównania połączeń między płytkami uzyskana na płytkach z urządzeniami elektrycznymi. Wyniki przedstawiono z zastosowaniem korekt litograficznych hybrydowych pól stykowych przed połączeniem oraz bez nich. (źródło: imec/IEEE

–  Ten przełomowy wynik w zakresie hybrydowego łączenia o małym rozstawie uzyskano dzięki wspólnej optymalizacji wszystkich kluczowych elementów procesu hybrydowego łączenia w imec. Obejmują one między innymi zastosowanie SiCN jako materiału dielektrycznego (pionierskie rozwiązanie imec) oraz etap chemiczno-mechanicznego polerowania (CMP) przed połączeniem. Ten ostatni etap został zoptymalizowany pod kątem wysokiej jednolitości na całej powierzchni płytki, aby uzyskać wyjątkowo płaskie powierzchnie dielektryczne, przy jednoczesnym osiągnięciu kontrolowanego wgłębienia rzędu kilku nanometrów dla padów miedzianych. Wysoka dokładność i kontrola nakładania, umożliwione przez narzędzie do łączenia płytek firmy EVG, zostały dodatkowo ułatwione dzięki ulepszonej konstrukcji padów miedzianych oraz korektom litograficznym przed połączeniem. – powiedział Zsolt Tokei, pracownik naukowy imec i dyrektor programu integracji systemów 3D.

–  Nieustannie udoskonalamy nasz proces hybrydowego łączenia płytek i realizujemy plan działania, zakładający odstępy między połączeniami znacznie poniżej 200 nm, aby umożliwić realizację najbardziej wymagających zastosowań w zakresie układania warstw logika-logika i pamięć-logika. Będzie to wymagało jeszcze lepszej wydajności nakładania, którą zamierzamy dalej badać we współpracy z EVG – dodał Zsolt Tokei.

Rys. 4. Wykres kumulacyjny zmierzonej rezystancji na połączenie dla struktur o jednakowej wielkości pól stykowych i gęstości miedzi wynoszącej 25%. (źródło: imec/IEEE)

– Długotrwała współpraca z imec odzwierciedla ważną rolę, jaką łączenie płytek nadal odgrywa w tworzeniu urządzeń półprzewodnikowych nowej generacji. W ciągu ponad trzech dekad współpracy pokazaliśmy, jak ścisła współpraca między dostawcami sprzętu a wiodącymi organizacjami badawczymi, takimi jak imec, może przyczynić się do znaczących postępów w technologii procesowej. Z niecierpliwością czekamy na kontynuację tej pracy, aby wspierać przyszłe architektury urządzeń i wzmacniać współpracę w globalnym ekosystemie półprzewodników – stwierdził Paul Lindner, dyrektor wykonawczy ds. technologii w EV Group

Przedstawione wyniki dotyczące hybrydowego łączenia płytek półprzewodnikowych zostały szczegółowo opisane w prezentacji na konferencji ECTC 2026: „Technologia hybrydowego łączenia płytek z odstępem między połączeniami wynoszącym 200 nm”, S. Van Huylenbroeck i in.

Źródło: informacje prasowe