TSMC zaprezentował A13 i inne zaawansowane technologie na sympozjum w USA

Podczas tegorocznego sympozjum technologicznego w Ameryce Północnej, w Santa Clara w Kalifornii, firma TSMC przedstawiła najbardziej zaawansowaną technologię procesową, która zapewnia zwiększoną wydajność energetyczną. A13 wychodzi naprzeciw potrzebom związanym z mocą obliczeniową dla sztucznej inteligencji nowej generacji, obliczeniom o wysokiej wydajności (HPC) oraz aplikacjom mobilnych. Produkcja ma rozpocząć się w 2029 r., rok po A14.

Technologia TSMC A14 (1,4 nm) to przełomowy proces litograficzny zapowiedziany na 2028 rok, mający napędzać erę sztucznej inteligencji (AI). Zapewni do 15% wyższą wydajność lub do 30% mniejsze zużycie energii w porównaniu do procesów poprzedniej generacji, przy znacznie zwiększonej gęstości tranzystorów, a koszt jednego wafla ma wynosić ok. 45 tys. dolarów.

Technologia A13 (1,3 nm) stanowi bezpośrednie rozwinięcie węzła A14 i wykorzystuje tranzystory nowej generacji GAA (Gate-all-around) nanosheet (ultra-cienka warstwa materiału o grubości rzędu kilku nanometrów). Zapewnia 6% oszczędności powierzchni w porównaniu z A14, przy czym zasady projektowania są w pełni kompatybilne, co pozwala klientom na szybką migrację projektów do najnowszej technologii tranzystorów nanosheet firmy TSMC.

Źródło: TSMC

Sympozja technologiczne TSMC, odbywające się pod hasłem „Rozwój sztucznej inteligencji dzięki wiodącym technologiom krzemowym”, są największymi corocznymi wydarzeniami dla klientów, prezentującymi przełomowe osiągnięcia firmy w zakresie rozwoju technologii i usług produkcyjnych.

– W TSMC rozumiemy, że nasi klienci zawsze patrzą w przyszłość, oczekując kolejnych innowacji, i zwracają się do nas w poszukiwaniu niezawodnego źródła nowych technologii krzemowych, takich jak A13, zaprojektowanych tak, aby były gotowe do produkcji wielkoseryjnej dokładnie wtedy, gdy wymagają tego ich nowatorskie projekty – powiedział prezes i dyrektor generalny TSMC, dr C.C. Wei.

Inne nowe technologie zaprezentowane podczas North America Technology Symposium

Zaawansowana logika

Firma TSMC zaprezentowała również ulepszoną wersję platformy A14 – A12, wyposażoną w technologię Super Power Rail, która zapewnia zasilanie dla zastosowań z zakresu sztucznej inteligencji i obliczeń o wysokiej wydajności (HPC). Rozpoczęcie produkcji A12 planowane jest na rok 2029.

TSMC kontynuuje rozwój swojej platformy 2 nm, wprowadzając N2U, która wykorzystuje współoptymalizację technologii projektowej w celu osiągnięcia wzrostu prędkości o 3–4% lub redukcji zużycia energii o 8–10% oraz poprawy gęstości logicznej o 1,02–1,03 razy w porównaniu z N2P. N2U, będący zrównoważoną opcją dla zastosowań AI, HPC i mobilnych, wykorzystującą dojrzałość procesu i wysoką wydajność platformy technologicznej 2 nm, ma wejść do produkcji w 2028 r.

Advanced Packaging TSMC 3DFabric® i układanie warstw krzemu w 3D

Aby sprostać zapotrzebowaniu sztucznej inteligencji na większą moc obliczeniową i pamięć w jednym pakiecie, TSMC nadal rozszerza swoją technologię Chip on Wafer on Substrate (CoWoS®) w celu integracji większej ilości krzemu. Firma produkuje obecnie CoWoS o rozmiarze 5,5 reticles i planuje jeszcze większe wersje. CoWoS o rozmiarze 14 reticles, zdolny do integracji około 10 dużych matryc obliczeniowych i 20 stosów HBM, ma wejść do produkcji w 2028 r. Następnie w 2029 r. nastąpi rozszerzenie do ponad 14 reticles. Te nowe rozwiązania zapewniają klientom więcej opcji skalowania mocy obliczeniowej AI i stanowią uzupełnienie technologii SoW-X (System-on-Wafer) o rozmiarze 40 reticles, której wprowadzenie TSMC również planuje na 2029 r.

TSMC oferuje również technologię układania chipów 3D TSMC-SoIC® na swojej najbardziej zaawansowanej platformie technologicznej, a układ SoIC typu A14-to-A14 ma być dostępny do produkcji w 2029 r. Zapewni to 1,8-krotnie wyższą gęstość wejść/wyjść między matrycami w porównaniu z N2-on-N2 SoIC, obsługując większą przepustowość transferu danych między ułożonymi w stos chipami.

Kompaktowy uniwersalny fotoniczny układ scalony TSMC (TSMC-COUPE™) ma osiągnąć kluczowy kamień milowy dzięki rozwiązaniu optyki współpakowanej wykorzystującej COUPE (Compact Universal Photonics Engine) na podłożu, którego produkcja rozpocznie się w 2026 roku. Dzięki zintegrowaniu układu optycznego COUPE bezpośrednio wewnątrz obudowy, TSMC osiąga dwukrotnie większą wydajność energetyczną i dziesięciokrotne zmniejszenie opóźnień w porównaniu z wersją wtykową na płytce drukowanej. Technologia ta została zastosowana w modulatorze mikro-pierścieniowym 200 Gb/s, kompaktowym i energooszczędnym rozwiązaniu do przesyłania danych między szafami w centrach danych.

Źródło: TSMC

Motoryzacja i robotyka

Zaawansowane systemy wspomagania kierowcy (ADAS) oraz pojazdy autonomiczne wymagają najnowocześniejszych technologii oraz spełnienia rygorystycznych norm jakości i niezawodności. Podobnie wysokie wymagania stawiane są fizycznym zastosowaniom sztucznej inteligencji, takim jak roboty humanoidalne. Aby sprostać tym potrzebom, firma TSMC wprowadziła N2A – pierwszą technologię procesową klasy motoryzacyjnej, wykorzystującej tranzystory nanosheet. N2A zapewnia 15–20% wzrost prędkości przy tej samej mocy w porównaniu z N3A, a zakończenie kwalifikacji AEC-Q100 planowane jest na 2028 r. Ponadto TSMC udostępnia zestawy projektowe „Auto-Use” w ramach zestawu projektowego (PDK) procesu N2P, umożliwiając klientom uwzględnienie warunków użytkowania w motoryzacji podczas projektowania. Pozwala to na wcześniejsze rozpoczęcie projektowania, zanim proces N2A zostanie w pełni zakwalifikowany.

Wysiłki TSMC mające na celu przyspieszenie cyklu życia produktów motoryzacyjnych już przynoszą korzyści klientom, ponieważ proces N3A wejdzie do produkcji w 2026 r. Dzięki programowi N3 „Auto Early” klienci mogli rozpocząć projektowanie w 2023 r., a obecnie planowanych jest ponad 10 produktów opartych na technologii N3A, które sprawią, że samochody będą inteligentniejsze, bardziej ekologiczne i bezpieczniejsze dla konsumentów.

Technologie specjalistyczne

TSMC jako pierwsza wprowadza technologię wysokiego napięcia w erę FinFET w 2026 r. dzięki procesowi N16HV przeznaczonemu do zastosowań w sterownikach wyświetlaczy. W przypadku sterowników wyświetlaczy smartfonów N16HV zwiększy gęstość bramek o 41% i zmniejszy pobór mocy o 35%, w porównaniu z procesem N28HV. W przypadku wyświetlaczy typu near-eye proces N16HV pozwala zmniejszyć powierzchnię matrycy o 40% i obniżyć zużycie energii o ponad 20%, zwiększając użyteczność takich aplikacji, jak inteligentne okulary.

Źródło: TSMC